[[instruction_encoding]]
Trace:
Show page
AdminRecent ChangesSitemap

Differences

This shows you the differences between two versions of the page.

Link to this comparison view

Both sides previous revisionPrevious revision
Next revision		Previous revision
Last revisionBoth sides next revision
instruction_encoding [2021/04/14 19:15] – [Multiplication] simerinstruction_encoding [2023/12/18 12:45] – [ALU instructions] pulkomandy
Line 55: Line 55:
 Jump instructions are identified by Operand A = 7 (makes sense, because they change the PC which is register 7) Jump instructions are identified by Operand A = 7 (makes sense, because they change the PC which is register 7)
  
-^Instruction    ^Opcode0^Operand A^Opcode1  ^6-bit Immediate  | +^Instruction    ^Opcode0^Operand A^Opcode1  ^6-bit Immediate  ^Condition   | 
-^ JCC, JB, JNAE |  0    |   7     |Direction| Jump offset     | +^ JB, JNAE, JCC |  0    |   7     |Direction| Jump offset     | C = 0      | 
-^ JCS, JNB, JAE |  1    |   7     |Direction| Jump offset     | +^ JAE, JNB, JCS |  1    |   7     |Direction| Jump offset     | C = 1      | 
-^ JSC, JGE, JNL |  2    |   7     |Direction| Jump offset     | +^ JGE, JNL, JSC |  2    |   7     |Direction| Jump offset     | S = 0      | 
-^ JSS, JNGE, JL |  3    |   7     |Direction| Jump offset     | +^ JL, JNGE, JSS |  3    |   7     |Direction| Jump offset     | S = 1      | 
-^ JNE, JNZ      |  4    |   7     |Direction| Jump offset     | +^ JNE, JNZ      |  4    |   7     |Direction| Jump offset     | Z = 0      | 
-^ JE, JZ        |  5    |   7     |Direction| Jump offset     | +^ JE, JZ        |  5    |   7     |Direction| Jump offset     | Z = 1      | 
-^ JPL           |  6    |   7     |Direction| Jump offset     | +^ JPL           |  6    |   7     |Direction| Jump offset     | N = 0      | 
-^ JMI           |  7    |   7     |Direction| Jump offset     | +^ JMI           |  7    |   7     |Direction| Jump offset     | N = 1      | 
-^ JBE, JNA      |  8    |   7     |Direction| Jump offset     | +^ JBE, JNA      |  8    |   7     |Direction| Jump offset     | !(Z=0&C=1) | 
-^ JNBE, JA      |  9    |   7     |Direction| Jump offset     | +^ JA, JNBE      |  9    |   7     |Direction| Jump offset     | Z=0 & C=1  | 
-^ JLE, JNG      |  A    |   7     |Direction| Jump offset     | +^ JLE, JNG      |  A    |   7     |Direction| Jump offset     | !(Z=0&S=0) | 
-^ JNLE, JG      |  B    |   7     |Direction| Jump offset     | +^ JG, JNLE      |  B    |   7     |Direction| Jump offset     | Z=0 & S=0  | 
-^ JVC           |  C    |   7     |Direction| Jump offset     | +^ JVC           |  C    |   7     |Direction| Jump offset     | N = S      | 
-^ JVS           |  D    |   7     |Direction| Jump offset     | +^ JVS           |  D    |   7     |Direction| Jump offset     | N != S     | 
-^ JMP           |  E    |   7     |Direction| Jump offset     |+^ JMP           |  E    |   7     |Direction| Jump offset     | Always     |
 |               |  F    |   7     | Reserved for special instructions || |               |  F    |   7     | Reserved for special instructions ||
  
Line 77: Line 77:
 ===== ALU instructions ===== ===== ALU instructions =====
  
-^Instruction    ^Opcode0^Operand A^Opcode1  ^OPN         ^Operand B^ +^Instruction    ^Opcode0^Operand A    ^Opcode1  ^OPN           ^Operand B^ 
-^ ADD           |  0    |  Op. A  |Addr Mode|Param       | Op. B   | +^ ADD           |  0    |Op. A        |Addr Mode|Param         | Op. B   | 
-^ ADC           |  1    |  Op. A  |Addr Mode|Param       | Op. B   | +^ ADC           |  1    |Op. A        |Addr Mode|Param         | Op. B   | 
-^ SUB           |  2    |  Op. A  |Addr Mode|Param       | Op. B   | +^ SUB           |  2    |Op. A        |Addr Mode|Param         | Op. B   | 
-^ SBC           |  3    |  Op. A  |Addr Mode|Param       | Op. B   | +^ SBC           |  3    |Op. A        |Addr Mode|Param         | Op. B   | 
-^ CMP           |  4    |  Op. A  |Addr Mode|Param       | Op. B   | +^ CMP           |  4    |Op. A        |Addr Mode|Param         | Op. B   | 
-|               |       |         |         |            |         | +|               |       |             |         |              |         | 
-^ NEG           |  6    |  Op. A  |Addr Mode|Param       | Op. B   | +^ NEG           |  6    |Op. A        |Addr Mode|Param         | Op. B   | 
-|               |       |         |         |            |         | +|               |       |             |         |              |         | 
-^ XOR           |  8    |  Op. A  |Addr Mode|Param       | Op. B   | +^ XOR           |  8    |Op. A        |Addr Mode|Param         | Op. B   | 
-^ LD            |  9    |  Op. A  |Addr Mode|Param       | Op. B   | +^ LD            |  9    |Op. A        |Addr Mode|Param         | Op. B   | 
-^ POP           |  9    |First reg - 1|  2     |Register count| Stack pointer reg | +^ POP           |  9    |First reg - 1|2        |Register count| Stack pointer reg | 
-^ RETF          |  9    |  5 (SR) |  2      | 2 (SR, PC) | 0 (SP)  | +^ RETF          |  9    |5 (SR)       |2        |2 (SR, PC)    | 0 (SP)  | 
-^ RETI          |  9    |  5 (SR) |  2      | 3 (SR, PC, FR) | 0 (SP)  | +^ RETI          |  9    |5 (SR)       |2        |3 (SR, PC, FR)| 0 (SP)  | 
-^ OR            |  A    |  Op. A  |Addr Mode|Param       | Op. B   | +^ OR            |  A    |Op. A        |Addr Mode|Param         | Op. B   | 
-^ AND           |  B    |  Op. A  |Addr Mode|Param       | Op. B   | +^ AND           |  B    |Op. A        |Addr Mode|Param         | Op. B   | 
-^ TEST          |  C    |  Op. A  |Addr Mode|Param       | Op. B   | +^ TEST          |  C    |Op. A        |Addr Mode|Param         | Op. B   | 
-^ ST            |  D    |  Op. A  |Addr Mode|Param       | Op. B   | +^ ST            |  D    |Op. A        |Addr Mode|Param         | Op. B   | 
-^ PUSH          |  D    |Last reg -1|  2    |Register count| Stack pointer reg  | +^ PUSH          |  D    |Last reg -1  |  2      |Register count| Stack pointer reg  | 
-|               |       |         |         |            |         | +|               |       |             |         |              |         | 
-|               |  F    |  Reserved for special instructions  ||||+|               |  F    |  Reserved for special instructions   ||||
  
 Depending on opcode1, various addressing modes can be used: Depending on opcode1, various addressing modes can be used:
  
-^Addressing mode^Opcode0^Operand A^Opcode1  ^OPN         ^Operand B^+^Addressing mode    ^Opcode0^Operand A^Opcode1  ^OPN               ^Operand B^ ^Notes       ^
 ^%% [BP+Imm6]     %%| ALU op|  Op. A  | 0       |  6-bit immediate          || | Op. A ≠ PC | ^%% [BP+Imm6]     %%| ALU op|  Op. A  | 0       |  6-bit immediate          || | Op. A ≠ PC |
 ^%% #Imm6         %%| ALU op|  Op. A  | 1       |  6-bit immediate          || | Op. A ≠ PC | ^%% #Imm6         %%| ALU op|  Op. A  | 1       |  6-bit immediate          || | Op. A ≠ PC |
Line 128: Line 128:
 ''R3 = R2 + Imm16'' ''R3 = R2 + Imm16''
  
-smasm syntax:+naken_asm syntax:
  
 ''ADD R3, R2, #Imm16'' ''ADD R3, R2, #Imm16''
Line 137: Line 137:
  
 The ST operation uses the second source operand (Rs, address, ...) as the target, and operand A (always a register) as the source. The ST operation uses the second source operand (Rs, address, ...) as the target, and operand A (always a register) as the source.
 +
 +Other operations can use both forms, so the "From [Addr16]" would be something like this:
 +
 +''R3 = R2 + [Addr16]''
 +
 +and the "To [Addr16]" corresponds to:
 +
 +''[Addr16] = R2 + R3''
 +
 +(so in this case the register encoded in OPA is used as a source, not a destination).
 +
 +The LD and ST operations with the 16-bit addressing mode ignore the value of Rs, they use only Ra and the 16-bit value.
instruction_encoding.txt · Last modified: 2023/12/31 16:49 by pulkomandy
Show pageOld revisions
Media ManagerBack to top
CC Attribution 4.0 International
Driven by DokuWiki Recent changes RSS feed Valid CSS Valid XHTML 1.0