[[instruction_encoding]]
Trace:
Show page
AdminRecent ChangesSitemap

Differences

This shows you the differences between two versions of the page.

Link to this comparison view

Both sides previous revisionPrevious revision
Next revision		Previous revision
instruction_encoding [2021/04/25 16:20] – [ALU instructions] simerinstruction_encoding [2023/12/31 16:49] (current) – [ALU instructions] pulkomandy
Line 55: Line 55:
 Jump instructions are identified by Operand A = 7 (makes sense, because they change the PC which is register 7) Jump instructions are identified by Operand A = 7 (makes sense, because they change the PC which is register 7)
  
-^Instruction    ^Opcode0^Operand A^Opcode1  ^6-bit Immediate  | +^Instruction    ^Opcode0^Operand A^Opcode1  ^6-bit Immediate  ^Condition   | 
-^ JB, JNAE, JCC |  0    |   7     |Direction| Jump offset     | +^ JB, JNAE, JCC |  0    |   7     |Direction| Jump offset     | C = 0      | 
-^ JAE, JNB, JCS |  1    |   7     |Direction| Jump offset     | +^ JAE, JNB, JCS |  1    |   7     |Direction| Jump offset     | C = 1      | 
-^ JGE, JNL, JSC |  2    |   7     |Direction| Jump offset     | +^ JGE, JNL, JSC |  2    |   7     |Direction| Jump offset     | S = 0      | 
-^ JL, JNGE, JSS |  3    |   7     |Direction| Jump offset     | +^ JL, JNGE, JSS |  3    |   7     |Direction| Jump offset     | S = 1      | 
-^ JNE, JNZ      |  4    |   7     |Direction| Jump offset     | +^ JNE, JNZ      |  4    |   7     |Direction| Jump offset     | Z = 0      | 
-^ JE, JZ        |  5    |   7     |Direction| Jump offset     | +^ JE, JZ        |  5    |   7     |Direction| Jump offset     | Z = 1      | 
-^ JPL           |  6    |   7     |Direction| Jump offset     | +^ JPL           |  6    |   7     |Direction| Jump offset     | N = 0      | 
-^ JMI           |  7    |   7     |Direction| Jump offset     | +^ JMI           |  7    |   7     |Direction| Jump offset     | N = 1      | 
-^ JBE, JNA      |  8    |   7     |Direction| Jump offset     | +^ JBE, JNA      |  8    |   7     |Direction| Jump offset     | !(Z=0&C=1) | 
-^ JA, JNBE      |  9    |   7     |Direction| Jump offset     | +^ JA, JNBE      |  9    |   7     |Direction| Jump offset     | Z=0 & C=1  | 
-^ JLE, JNG      |  A    |   7     |Direction| Jump offset     | +^ JLE, JNG      |  A    |   7     |Direction| Jump offset     | !(Z=0&S=0) | 
-^ JG, JNLE      |  B    |   7     |Direction| Jump offset     | +^ JG, JNLE      |  B    |   7     |Direction| Jump offset     | Z=0 & S=0  | 
-^ JVC           |  C    |   7     |Direction| Jump offset     | +^ JVC           |  C    |   7     |Direction| Jump offset     | N = S      | 
-^ JVS           |  D    |   7     |Direction| Jump offset     | +^ JVS           |  D    |   7     |Direction| Jump offset     | N != S     | 
-^ JMP           |  E    |   7     |Direction| Jump offset     |+^ JMP           |  E    |   7     |Direction| Jump offset     | Always     |
 |               |  F    |   7     | Reserved for special instructions || |               |  F    |   7     | Reserved for special instructions ||
  
Line 114: Line 114:
 ^%% D:[++Rs]      %%| ALU op|  Op. A  | 3       | 7                | Rs      | ^%% D:[++Rs]      %%| ALU op|  Op. A  | 3       | 7                | Rs      |
 ^%% Rs            %%| ALU op|  Op. A  | 4       | 0                | Rs      | ^%% Rs            %%| ALU op|  Op. A  | 4       | 0                | Rs      |
-^%% #Imm16        %%| ALU op|  Op. A  | 4       | 1                | Rs      | |16-bit immediate in next word| +^%% #Imm16        %%| ALU op|  Op. A  | 4       | 1                | Unused  | |16-bit immediate in next word| 
-^%% From [Addr16] %%| ALU op|  Op. A  | 4       | 2                | Rs      | |16-bit address in next word| +^%% From [Addr16] %%| ALU op|  Op. A  | 4       | 2                | Unused  | |16-bit address in next word| 
-^%% To [Addr16]   %%| ALU op|  Op. A  | 4       | 3                | Rs      | |16-bit address in next word|+^%% To [Addr16]   %%| ALU op|  Op. A  | 4       | 3                | Unused  | |16-bit address in next word|
 ^%% Rs ASR shift  %%| ALU op|  Op. A  | 4       | 4 + (shift - 1)  | Rs      | ^%% Rs ASR shift  %%| ALU op|  Op. A  | 4       | 4 + (shift - 1)  | Rs      |
 ^%% Rs LSL shift  %%| ALU op|  Op. A  | 5       | shift - 1        | Rs      | ^%% Rs LSL shift  %%| ALU op|  Op. A  | 5       | shift - 1        | Rs      |
Line 137: Line 137:
  
 The ST operation uses the second source operand (Rs, address, ...) as the target, and operand A (always a register) as the source. The ST operation uses the second source operand (Rs, address, ...) as the target, and operand A (always a register) as the source.
 +
 +Other operations can use both forms, so the "From [Addr16]" would be something like this:
 +
 +''R3 = R2 + [Addr16]''
 +
 +and the "To [Addr16]" corresponds to:
 +
 +''[Addr16] = R2 + R3''
 +
 +(so in this case the register encoded in OPA is used as a source, not a destination).
 +
 +The LD and ST operations with the 16-bit addressing mode ignore the value of Rs, they use only Ra and the 16-bit value.
instruction_encoding.txt · Last modified: 2023/12/31 16:49 by pulkomandy
Show pageOld revisions
Media ManagerBack to top
CC Attribution 4.0 International
Driven by DokuWiki Recent changes RSS feed Valid CSS Valid XHTML 1.0